2008年11月12日 16:40福州威貝特靜電裝備有限公司點擊量：1169
來自人體、環境甚至電子設備內部的靜電對于精密的半導體芯片會造成各種損傷，例如穿透元器件內部薄的絕緣層；損毀MOSFET和CMOS元器件的柵極；CMOS器件中的觸發器鎖死；短路反偏的PN結；短路正向偏置的PN結；熔化有源器件內部的焊接線或鋁線。為了消除靜電釋放（ESD）對電子設備的干擾和破壞，需要采取多種技術手段進行防范。 在pcb板的設計當中，可以通過分層、恰當的布局布線和安裝實現PCB的抗ESD設計。在設計過程中，通過預測可以將絕大多數設計修改于增減元器件。通過調整PCB布局布線，能夠很好地防范ESD。以下是一些常見的防范措施。
盡可能使用多層PCB，相對于雙面PCB而言，地平面和電源平面，以及排列緊密的信號線-地線間距能夠減小共模阻抗和感性耦合，使之達到雙面PCB的1/10到1/100。盡量地將每一個信號層都緊靠一個電源層或地線層。對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可以考慮使用內層線。
對于雙面PCB來說，要采用緊密交織的電源和地柵格。電源線緊靠地線，在垂直和水平線或填充區之間，要盡可能多地連接。一面的柵格尺寸小于等于60mm，如果可能，柵格尺寸應小于13mm。
下一篇：變壓器遭雷擊 電力員工解難題
本網轉載并注明自其它來源（非智慧城市網www.3121000.com）的作品，目的在于傳遞更多信息，并不代表本網贊同其觀點或和對其真實性負責，不承擔此類作品侵權行為的直接責任及連帶責任。其他媒體、網站或個人從本網轉載時，必須保留本網注明的作品第一來源，并自負版權等法律責任。
